2+N+2 HDI PCB スタックアップとは何か

顧客が固定された画像

コンテンツ
1.キーテイクアウト：2+N+2 HDI PCBスタックアップエッセンシャル
2. 2+N+2 HDI PCBスタックアップ構造を破る
3. 2+N+2デザインのMicroviaテクノロジーとシーケンシャルラミネーション
4.2+N+2 HDI PCBスタックアップのコア利点
5.2+N+2 HDI PCBのトップアプリケーション
6.批判的なデザインと製造のヒント
7.FAQ：2+N+2 HDIスタックアップに関する一般的な質問

高密度相互接続（HDI）PCBの世界では、2+N+2のスタックアップが、パフォーマンス、小型化、コストのバランスをとるための頼りになるソリューションとして浮上しています。エレクトロニクスが小さくなるにつれて、スリムなスマートフォン、コンパクトな医療機器、スペースが制約した自動車センサーを考えてください。デザイナーには、信号の整合性や信頼性を犠牲にすることなく、より多くの接続を詰めるPCBアーキテクチャが必要です。 2+n+2のスタックアップは、スペースを最適化し、信号損失を減らし、複雑なルーティングをサポートする層状構造を使用して、まさにそれを提供します。

しかし、2+n+2のスタックアップとは正確には何ですか？その構造はどのように機能し、いつ他のHDI構成よりもそれを選択する必要がありますか？このガイドは、レイヤー定義とマイクロビアタイプから実際のアプリケーション、およびデザインのベストプラクティスまで、知っておくべきすべてを分類し、次のプロジェクトにこのスタックアップを活用するのに役立つ実用的な洞察を獲得します。

1。キーテイクアウト：2+N+2 HDI PCBスタックアップエッセンシャル
詳細に飛び込む前に、2+N+2 HDI PCBスタックアップを定義するコア原則から始めましょう。

A.layer構成：「2+n+2」ラベルは、上部の上部に2つのビルドアップレイヤー、下部側に2つのビルドアップレイヤー、中央の「n」コアレイヤー（設計ニーズに応じてn = 2、4、6、またはそれ以上）を意味します。
B.ミクロビア依存性：小さなレーザー掘削されたマイクロバイア（0.1mmという小さい）層が層を接続し、大きな透過穴のバイアスの必要性を排除し、重要なスペースを節約します。
C.シーケンシャルラミネーション：スタックアップは段階的に構築されており（一度にすべてではありません）、マイクロバイアと層のアライメントを正確に制御できます。
D.バランスパフォーマンス：密度（より多くの接続）、信号の整合性（より速く、より明確な信号）、およびコスト（完全にカスタムHDIデザインよりも少ないレイヤー）の間のスイートスポットを攻撃します。
E.Versatility：5Gルーターから埋め込み可能な医療用ツールまで、高速でスペースに制約のあるデバイスに最適です。

2。2+N+2 HDI PCBスタックアップ構造を分解します
2+n+2のスタックアップを理解するには、最初に3つのコアコンポーネントを開梱する必要があります。外側の蓄積層、内側のコア層、およびそれらをまとめる材料です。以下は、層関数、厚さ、材料オプションを含む詳細な内訳です​​。

2.1「2+n+2」が本当に意味すること
命名規則は簡単ですが、各数字は重要な目的に役立ちます。

たとえば、10層2+6+2 HDI PCB（モデル：S10E178198A0、一般的な産業設計）には以下が含まれます。

A.2トップビルドアップレイヤー→6コアレイヤー→2ボトムビルドアップレイヤー
B.USES TG170 Shengyi FR-4材料（高性能アプリの熱耐性）
C.Features Immersion Gold（2μm）表面仕上げのための耐食性
D.Supports平方メートルあたり412,200穴と0.2mmの最小マイクロビア直径

2.2層の厚さと銅の重量
一貫した厚さは、PCBの反り（不均衡なスタックアップとの一般的な問題）を防ぎ、信頼できるパフォーマンスを確保するために重要です。以下の表は、2+n+2スタックアップの典型的な仕様の概要を示しています。

これが重要な理由：2+N+2スタックアップのバランスの取れた厚さ（上部と下部の等しい層）は、積層とはんだ中のストレスを最小限に抑えます。たとえば、3milの蓄積層と6milのコア層を備えた2+4+2スタックアップ（合計層8層）には、同一の上/底部の厚さ（片側あたりの合計6mil）があり、不均衡な3+4+1デザインと比較して、ワーページのリスクを70％減らします。

2.3 2+N+2スタックアップの材料選択
2+N+2 HDI PCBで使用される材料は、特に高速または高温アプリケーションの場合、パフォーマンスに直接影響します。適切なコア、ビルドアップ、プリプレグ材料を選択することは交渉不可能です。

例：5Gベースステーションの2+N+2スタックアップでは、Rogers 4350Bコアレイヤー（低DK = 3.48）およびABF蓄積層を使用して、28GHz周波数での信号損失を最小限に抑えます。対照的に、消費者のタブレットは、費用対効果の高いFR-4コアとRCCの構築レイヤーを使用します。

3。2+N+2デザインのMicroviaテクノロジーとシーケンシャルラミネーション
2+n+2スタックアップのパフォーマンスは、マイクロビア掘削と連続ラミネーションの2つの重要な製造プロセスにかかっています。これらがなければ、スタックアップはその署名密度と信号の完全性を達成できませんでした。

3.1 Microviaタイプ：どちらを使用しますか？
マイクロバイアは、隣接する層を接続する小さな穴（直径0.1〜0.2mm）であり、空間を無駄にするかさばる穴のバイアを置き換えます。 2+n+2スタックアップの場合、4つのマイクロビアタイプが最も一般的です。

比較表：積み重ねられたマイクロバイアス

プロのヒント：ほとんどの2+N+2のデザインでは、バランスの密度とコスト、つまりずらされたマイクロバイアがスイートスポットです。積み重ねられたマイクロバイアは、超密度の高いアプリケーション（たとえば、12層航空宇宙PCB）にのみ必要です。

3.2シーケンシャルラミネーション：段階的にスタックアップを構築します
従来のPCB（一度にすべての層をラミネートした）とは異なり、2+N+2スタックアップはシーケンシャルラミネーションを使用します。これは、正確なマイクロビア配置を可能にする段階的なプロセスです。これがどのように機能しますか：

ステップ1：ラミネートコアレイヤー：最初に、Nコアレイヤーはプリプレグと結合され、熱下（180〜220°C）および圧力（200〜400 psi）で硬化します。これにより、剛性のある内側の「コアブロック」が形成されます。
ステップ2：ビルドアップレイヤーを追加：コアブロックの上部と下部に1つのビルドアップレイヤーが追加され、次にマイクロバイアス用にレーザードリルが加えられます。マイクロバイアは、電気接続を有効にするために銅メッキされています。
ステップ3：2番目のビルドアップレイヤーのために繰り返します：2番目のビルドアップレイヤーが両側に追加され、掘削され、メッキされます。これにより、「2+n+2」構造が完了します。
ステップ4：最終的な治療法と仕上げ：スタックアップ全体が再び硬化し、接着を確保し、表面仕上げ（例：浸漬ゴールド）とテストします。

なぜシーケンシャルラミネーション？

従来のラミネーションと比較して、より小さなマイクロバイア（0.05mmまで）を有効にします。
b.マイクロビアの不整合のリスク（積み重ねられたVIAにとって重要）を失います。
c.レイヤー間の「設計の微調整」を使用する（たとえば、信号の整合性のためのトレース間隔の調整）。

例：LT回路では、シーケンシャルラミネーションを使用して、0.15mmスタッキングマイクロバイアを備えた2+6+2（10層）HDI PCBを生成します。これは、99.8％のアライメント精度率を達成し、業界平均は95％を大きく上回っています。

4。2+N+2 HDI PCBスタックアップのコア利点
2+N+2スタックアップの人気は、現代の電子機器の重要な課題、つまり小型化、信号速度、コストを解決する能力に起因しています。以下は、その最も影響力のある利点です。

実世界の例：4層の標準PCBから2+2+2 HDIスタックアップに切り替えたスマートフォンメーカー。結果：PCBサイズは40％縮小し、5Gの信号速度は20％増加し、生産コストは18％減少しました。

5。2+N+2 HDI PCBのトップアプリケーション
2+n+2スタックアップは、スペース、速度、信頼性が交渉不可能なアプリケーションで優れています。以下は、その最も一般的な用途で、特定の例があります。

5.1コンシューマーエレクトロニクス
A.SmartPhone＆Tablet：5Gモデム、複数のカメラ、高速充電器を備えたコンパクトマザーボードをサポートしています。例：フラッグシップ電話の2+4+2スタックアップでは、スタックされたマイクロバイアスを使用して、プロセッサを5Gチップに接続します。
b.wearables：小さなフォームファクター（スマートウォッチ、フィットネストラッカーなど）に適合します。ポリイミドの蓄積層を備えた2+2+2のスタックアップにより、手首装飾デバイスの柔軟性が可能になります。

5.2自動車電子機器
A.Adas（高度なドライバー支援システム）：Powers Radar、Lidar、およびカメラモジュール。 High-TG FR-4コアレイヤーを備えた2+6+2スタックアップは、快適な温度（-40°C〜125°C）の下で抵抗します。
b.Infotainmentシステム：タッチスクリーンとナビゲーションの高速データを処理します。ずらしたマイクロバイアは、振動関連の障害を防ぎます。

5.3医療機器
A.インプラント可能なツール：（例えば、ペースメーカー、グルコースモニター）。生体適合性の仕上げ（Electroless Nickel Immersion Gold、Enigなど）を備えた2+2+2スタックアップと埋め込まれたマイクロバイアは、サイズとEMIを削減します。
B.診断装置：（例えば、超音波マシン）。 2+4+2スタックアップの低損失Rogersコアレイヤーは、イメージング用のクリアな信号伝送を保証します。

5.4産業＆航空宇宙
A.製作者コントロール：（例えば、PLC、センサー）。厚い銅コアレイヤーを備えた2+6+2スタックアップは、高電流と過酷な工場環境を処理します。
B.Aerospace Electronics ：（例えば、衛星コンポーネント）。積み重ねられたマイクロバイアを使用した2+8+2スタックアップは、MIL-STD-883Hの信頼性基準を満たしている間、密度を最大化します。

6.重要な設計と製造のヒント
2+N+2 HDIスタックアップを最大限に活用するには、これらのベストプラクティスに従ってください。これらは、一般的な落とし穴（信号損失や製造の遅延など）を回避し、パフォーマンスを最適化するのに役立ちます。

6.1デザインのヒント
1.スタックアップを早期にプラン：ルーティング前にレイヤー関数（信号、電源、地面）を定義します。例えば：
A. EMIを最小限に抑えるために、地上飛行機に隣接する高速信号層（たとえば、5G）を配置します。
b。厚さのバランスをとるために、スタックアップの中心近くの電力面。
2.マイクロビアの配置を最適化：
A.高ストレス領域でのマイクロバイアを回避します（たとえば、PCBエッジ）。代わりにずらされたVIAを使用してください。
b。めっきの問題を防ぐために、b。
3.ユースケースのための材料の選択：
a.don't overspecify：Rogers（不必要な費用）ではなく、消費者アプリにFR-4を使用します（費用対効果）。
B.高温アプリ（自動車）の場合、TG> 180°Cのコア素材を選択します。
4.フォローDFM（製造可能性のための設計）ルール：
a。ビルドアップレイヤーの場合は、2mil/2milの最小トレース幅/間隔（エッチングの問題を避けるため）。
B.BGASのvia-in-in-pad（VIP）テクノロジーを使用するためのスペースを節約しますが、はんだの吸着を防ぐために、バイアがはんだマスクまたは銅で適切に満たされていることを確認します。

6.2製造コラボレーションのヒント
1. HDI専門のメーカーを備えたパートナー：すべてのPCBショップに2+N+2スタックアップ（例、レーザードリル、シーケンシャルラミネーションプレス）の機器があるわけではありません。 LTサーキットのようなメーカーを探してください：
A.IPC-6012クラス3認定（高解放性HDI用）。
B.アプリケーションの経験（医療、自動車など）。
c.in-houseテスト機能（AOI、X線、フライングプローブ）マイクロビア品質を検証します。

2.生産前のDFMレビューをリクエスト：優れたメーカーは、次のような問題についてデザインを監査します。
a.microvia深さは材料の厚さを超えています。
B.不均衡なレイヤースタック（反りのリスク）。
インピーダンス要件に違反するc。トレースルーティング。
LTサーキットは、24時間以内に無料のDFMレビューを提供し、問題にフラグを立て、修正を提供します（たとえば、マイクロビアサイズを0.1mmから0.15mmに調整して、メッキを容易にします）。

3.材料のトレーサビリティの範囲：規制産業（医療、航空宇宙）の場合、材料のロット数とコンプライアンス証明書（ROH、REACH）を要求します。これにより、2+N+2のスタックアップが業界の基準を満たし、必要に応じてリコールを簡素化します。

4.ラミネートの品質を検証する：生産後、X線レポートを要求してください。
A.Microviaのアライメント（耐性は±0.02mmでなければなりません）。
b.voids in prepreg（信号損失または剥離を引き起こす可能性があります）。
c.pperめっきの厚さ（信頼できる接続の最低20μm）。

6.3テストと検証のヒント
1.電力テスト：フライングプローブテストを使用して、マイクロビアの連続性（オープン/ショートサーキットなし）およびインピーダンス制御（高速信号にとって重要）を検証します。 5G設計の場合、時間領域反射測定（TDR）テストを追加して、信号損失を測定します。
2.熱テスト：電力密度の高いアプリケーション（たとえば、自動車ECU）の場合、熱イメージングを実施して、スタックアップ全体に熱が均等に散逸していることを確認します。適切に設計された2+N+2スタックアップには、全面的に10°C未満の温度変動が必要です。
3.メカニカルテスト：信頼性を検証するために、フレックステスト（柔軟な2+N+2デザインの場合）および振動テスト（自動車/航空宇宙用）を実行します。 LT回路被験者2+N+2 PCBから10,000の振動サイクル（10〜2,000 Hz）からMIL-STD-883Hの基準を確実に満たしていることを確認します。

7. FAQ：2+N+2 HDIスタックアップに関する一般的な質問
Q1：2+n+2の「n」は任意の数字にできますか？
A1：「n」は技術的にはコア層の数を指し、さまざまな場合がありますが、通常、スタックアップバランスを維持するのは偶数（2、4、6、8）です。奇数のコア層カウント（例：2+3+2）は不均一な厚さを生み出し、反りのリスクが増加します。ほとんどのアプリケーションでは、n = 2（基本密度）からn = 6（高密度）（高密度）が最適に機能します。N= 8は、超複雑なデザイン（航空宇宙センサーなど）に予約されています。

Q2：2+N+2スタックアップは、標準の4層PCBよりも高価ですか？
A2：はい、しかしコストの違いはその利点によって正当化されます。 2+2+2（6層）HDIスタックアップは、標準の4層PCBよりも約30〜40％高くなりますが、成分密度が50％高く、信号の完全性が向上します。大量生産（10,000以上のユニット）の場合、ユニットごとのコストギャップが狭くなります。特に、材料の使用とラミネートステップを最適化するLTサーキットのようなメーカーと協力する場合。

Q3：2+N+2スタックアップは高出力アプリケーションをサポートできますか？
A3：絶対に、適切な材料と銅の体重の選択を備えています。高出力設計（産業用電源など）の場合は、以下を使用してください。

A.2オンスの銅のあるコア層（より高い電流を処理）。
B.high-tg prepreg（パワーコンポーネントから熱を抵抗します）。
C.熱を消散させるためのサー水VIA（地上飛行機に接続）。
LT回路は、100Wの産業インバーター用に2+4+2スタックアップを生成し、過熱することなく20A電流を処理する銅層を備えています。

Q4：2+N+2スタックアップの最小マイクロビアサイズはどれくらいですか？
A4：ほとんどのメーカーは、2+N+2のスタックアップで0.1mm（4mil）という小さいマイクロバイアを生産できます。ただし、0.15mm（6mil）がスイートスポットです。密度と製造収量のバランスです。小型のマイクロバイア（0.08mm以下）が可能ですが、コストを増やして収量を減らします（掘削エラーの増加）。

Q5：2+N+2 HDI PCBの製造にはどのくらい時間がかかりますか？
A5：リードタイムは複雑さとボリュームに依存します。

A.プロトタイプ（1〜100単位）：5〜7日（LT回路からのQuickturnサービス付き）。
B.メディウムボリューム（1,000〜10,000単位）：10〜14日。
C.ハイボリューム（10,000以上のユニット）：2〜3週間。
D.シーケンシャルラミネーションは、従来のPCBと比較して1〜2日を追加しますが、より高速な設計反復（DFMサポートのおかげで）がしばしばこれを相殺します。

Q6：2+n+2のスタックアップは柔軟ですか？
A6：はい - 柔軟なコアおよび蓄積材料（たとえば、FR-4の代わりにポリイミド）を使用します。柔軟な2+N+2スタックアップは、ウェアラブル（スマートウォッチバンドなど）や自動車用途（たとえば、湾曲したダッシュボードエレクトロニクス）に最適です。 LT回路は、5mmの最小曲げ半径を持つ柔軟な2+2+2+2スタックアップを提供します（繰り返し曲がります）。

最終的な考え：2+N+2 HDIスタックアップはあなたにぴったりですか？
プロジェクトに必要な場合：

a.mallerコンポーネントカウントを犠牲にすることなくPCBサイズ。
B.最小限の損失での高速信号（5G、100Gbps）。
パフォーマンスとコストのCAバランス。

次に、2+N+2 HDIスタックアップが最適です。その汎用性により、家電、医療機器、自動車システムなどに適していますが、その構造化された設計は製造を簡素化し、リスクを軽減します。

成功の鍵？ 2+N+2スタックアップを専門とするメーカーと提携します。順次ラミネーション、マイクロビア掘削、および材料選択に関するLTサーキットの専門知識により、スタックアップは時間と予算内で仕様を満たします。 DFMレビューから最終テストまで、LTサーキットはチームの拡張として機能し、デザインを信頼できる高性能PCBに変えることができます。

スペースやスピードの制約によりプロジェクトが制限されないでください。 2+N+2 HDIスタックアップを使用すると、コストを妥協することなく、より小さく、より速く、より信頼性の高い電子機器を構築できます。