PCBにおけるインピーダンス制御とシグナルインテグリティ：包括的なガイド

顧客承認の画像

信号が光速のほんの一部で伝わる高速電子機器の世界では、わずかな不整合でさえパフォーマンスを低下させる可能性があります。5Gネットワーク、AIプロセッサ、および高周波通信システムに電力を供給するPCBにとって、インピーダンス制御は単なる技術的な詳細ではなく、信頼性の高い信号完全性の基盤です。5％のインピーダンスミスマッチは、データレートを低下させ、エラーを発生させ、さらにはシステム全体をクラッシュさせる信号反射を引き起こす可能性があります。

このガイドでは、インピーダンス制御とその信号完全性の維持における重要な役割を明らかにします。伝送線の物理学の理解から、実用的な設計戦略の実装まで、今日の最も要求の厳しいアプリケーションで完璧に機能するPCBのインピーダンス制御を習得する方法を探ります。

主なポイント
  1.インピーダンス制御により、信号伝送線は一貫した抵抗（例：シングルエンドの場合は50Ω、差動ペアの場合は100Ω）を維持し、反射と信号損失を最小限に抑えます。
  2.1Gbpsを超える信号の場合、10％のインピーダンスミスマッチでさえ、データスループットを30％削減し、エラー率を10倍に増加させる可能性があります。
  3.PCBパラメータ（トレース幅、誘電体厚、銅重量）はインピーダンスに直接影響し、25Gbps以上のアプリケーションでは±5％という厳しい許容誤差が必要です。
  4.フィールドソルバーやTDR（Time Domain Reflectometry）などの高度なツールにより、正確なインピーダンス検証が可能になり、設計ルール（例：90°の角度を避ける）により信号劣化を防ぎます。

PCB設計におけるインピーダンスとは？
インピーダンス（Z）は、交流（AC）信号に対して伝送線が示す全抵抗を測定し、抵抗、インダクタンス、および静電容量を組み合わせたものです。PCBでは、次の関係によって定義されます。
  a.抵抗（R）：導体（銅）および誘電体材料からの損失。
  b.インダクタンス（L）：トレースの形状によって引き起こされる、電流の変化に対する抵抗。
  c.静電容量（C）：トレースとグランドプレーン間の電界に蓄えられたエネルギー。
高速信号の場合、インピーダンスは周波数に依存しますが、PCB設計者は特性インピーダンス（Z₀）に焦点を当てます。これは、無限に長い伝送線のインピーダンスであり、通常、シングルエンドトレースの場合は50Ω、USB、Ethernet、およびPCIeで使用される差動ペアの場合は100Ωです。

インピーダンス制御が重要な理由
信号がソース（例：マイクロプロセッサ）からロード（例：メモリチップ）に伝送されると、ソース、伝送線、およびロード間のインピーダンスミスマッチにより信号反射が発生します。波が壁にぶつかることを想像してください。エネルギーの一部が跳ね返り、元の信号を妨害します。
反射は以下につながります。
  a.信号歪み：元の信号と反射信号が重なり合い、「リンギング」または「オーバーシュート」が発生し、受信機が1と0を区別することが困難になります。
  b.タイミングエラー：反射により信号の到着が遅れ、高速デジタルシステムでセットアップ/ホールド時間が違反します。
  c.EMI（電磁干渉）：反射エネルギーはノイズとして放射され、他のコンポーネントを妨害します。
10Gbpsシステムでは、20％のインピーダンスミスマッチにより、信号完全性が完全にデータ損失する可能性があります。28GHzで動作する5G基地局の場合、5％のミスマッチでさえ3dBの信号損失を引き起こし、これは有効範囲を半分にすることに相当します。

伝送線：インピーダンス制御のバックボーン
低速設計（<100Mbps）では、トレースは単純な導体として機能します。しかし、1Gbpsを超えると、トレースは伝送線になります。これは、インピーダンスを制御するように設計する必要がある構造です。

PCBの伝送線の種類

  a.マイクロストリップ：ルーティングが簡単で費用対効果が高いですが、露出したトレースによりEMIの影響を受けやすくなります。
  b.ストリップライン：EMIシールドが優れています（グランドプレーンで囲まれています）が、ルーティングが難しく、高価です。
  c.コプレーナ導波管：同じ層にグランドプレーンがあるため、28GHz以上の信号に最適で、放射を最小限に抑えます。

PCBのインピーダンスに影響する要因
インピーダンスは、設計および製造中に厳密に制御する必要がある物理的なPCBパラメータによって決定されます。
1. トレース幅と厚さ
   a.幅：トレース幅が広いほどインピーダンスが低下します（トレースとグランド間の静電容量が増加します）。0.2mm FR4（誘電率= 4.2）の50Ωマイクロストリップには、1oz銅の場合、約0.3mmのトレース幅が必要です。
   b.厚さ：銅が厚いほど（2oz対1oz）、抵抗が減少し、インピーダンスがわずかに低下します。高周波信号の場合、スキン効果（表面付近を流れる電流）により、1GHzを超えるとトレースの厚さはそれほど重要ではなくなります。

経験則：トレース幅が10％増加すると、インピーダンスは約5％減少します。

2. 誘電体材料と厚さ
  a.誘電率（Dk）：Dkが高い材料（例：FR4のDk = 4.2）は静電容量を増加させ、インピーダンスを低下させます。Rogers RO4350（Dk = 3.48）のような低損失材料は、信号損失を最小限に抑えるために5Gに使用されます。
  b.厚さ（H）：トレースとグランドプレーン間の距離。Hを大きくすると静電容量が減少し、インピーダンスが上昇します。FR4の50Ωマイクロストリップには、0.3mmのトレース幅に対してH = 0.15mmが必要です。

3. グランドプレーンの近接性
トレースの真下にあるソリッドグランドプレーンは、一貫したインピーダンスに不可欠です。
   グランドプレーンがないと、静電容量が変動し、インピーダンスが変動します。
   グランドプレーンのスロットまたはギャップはアンテナのように機能し、信号を放射し、インピーダンス制御を劣化させます。

ベストプラクティス：高速トレースの下に連続したグランドプレーンを維持し、トレース幅の3倍以内にスロットがないようにします。

4. トレース間隔（差動ペア）
差動ペア（反対の信号を伝送する2つのトレース）は、インピーダンスを維持するために結合（電磁相互作用）に依存します。ペア間の間隔（S）はインピーダンスに影響します。
   間隔が狭いほど結合が増加し、差動インピーダンス（Zdiff）が低下します。
   FR4の100Ω差動ペアには、通常、トレース幅= 0.2mm、間隔= 0.2mm、H = 0.15mmが必要です。

重要：間隔が不均一（例：ルーティングが悪い場合）になると、2つのトレース間でインピーダンスミスマッチが発生し、コモンモードノイズ除去が劣化します。

インピーダンス制御の設計：ステップバイステップ
正確なインピーダンスを実現するには、シミュレーションから製造まで、構造化されたアプローチが必要です。
1. インピーダンス要件の定義
次のものに基づいてターゲットインピーダンスを特定することから始めます。
  a.信号規格：USB 3.2は90Ω差動ペアを使用します。PCIe 5.0は85Ωを使用します。
  b.データレート：高速（25Gbps以上）には、より厳しい許容誤差（±5％対10Gbpsの±10％）が必要です。
  c.アプリケーション：RFシステムは多くの場合50Ωを使用します。電源トレースは、高電流の場合25Ωが必要になる場合があります。

2. シミュレーションにフィールドソルバーを使用する
フィールドソルバー（例：Polar Si8000、Ansys HFSS）は、PCBパラメータに基づいてインピーダンスを計算し、「what-if」分析を可能にします。
  a.トレース幅、誘電体厚、Dk、および銅重量を入力します。
  b.ターゲットインピーダンスに達するようにパラメータを調整します（例：インピーダンスを60Ωから50Ωに下げるために、トレースを0.2mmから0.3mmに広げます）。

例：1oz銅のRogers RO4350（Dk = 3.48）の50Ωマイクロストリップには、次のものが必要です。

  c.トレース幅= 0.25mm
  d.誘電体厚= 0.127mm
  e.真下のグランドプレーン

3. インピーダンス完全性のためのルーティングルール
完璧なシミュレーションであっても、ルーティングが悪いとインピーダンス制御が台無しになる可能性があります。
  a.90°の角度を避ける：鋭角は局所的に静電容量を増加させ、インピーダンスの低下を引き起こします。45°の角度または丸みを帯びたコーナー（半径≥3xトレース幅）を使用します。
  b.一貫したトレース幅を維持する：幅の0.1mmの変動（0.3mmから0.4mm）は、インピーダンスを約10％変化させます。これは、25Gbpsシステムで反射を引き起こすのに十分です。
  c.スタブ長を最小限に抑える：スタブ（未使用のトレースセグメント）はアンテナとして機能し、信号を反射します。スタブを<10％の信号波長（例：<3mm for 10Gbps signals).
  d.トレース長を一致させる（差動ペア）：10Gbpsペアで5mmを超える長さのミスマッチは、タイミングスキューを引き起こし、ノイズ耐性を低下させます。「蛇行」ルーティングを使用して長さを均等化します。

4. 材料の選択
周波数と損失要件に基づいて誘電体を選択します。
  a.<10Gbps: FR4 is cost-effective, with Dk = 4.2 and acceptable loss.
  b.10～25Gbps：高Tg FR4（Tg≥170°C）は、高周波での損失を低減します。
  c.>25Gbps：RogersまたはPTFEは損失を最小限に抑え、5Gおよびデータセンターリンクに不可欠です。

注：Dkは周波数によって異なります。FR4のDkは1GHzで4.2から10GHzで3.8に低下するため、動作周波数でシミュレーションを行います。

インピーダンス制御の製造上の課題
最高の設計であっても、製造プロセスで変動が発生すると失敗する可能性があります。
1. トレース幅と厚さの許容誤差
   a.PCBメーカーは通常、トレース幅を±0.025mmに制御しますが、これにより±5％のインピーダンス変動が発生する可能性があります。厳しい許容誤差（±3％）の場合は、「高度なエッチング」プロセスを指定します。
   b.銅の厚さは±10％変動し、抵抗に影響します。ほとんどの高速設計には1oz銅を使用します。これは、コストと制御のバランスが取れているためです。

2. 誘電体厚さの変動
  a.誘電体厚さ（H）はインピーダンスに大きく影響します。Hの±0.01mmの変動は、±3％のインピーダンスシフトを引き起こします。
  b.メーカーと協力して、重要な設計の誘電体厚さ許容誤差を±0.005mmにしてください。

3. ソルダーマスクと表面仕上げ
  a.ソルダーマスクは薄い誘電体層（0.01～0.03mm）を追加し、インピーダンスを2～5％低下させます。フィールドソルバーシミュレーションに含めます。
  b.表面仕上げ（ENIG、HASL）はインピーダンスへの影響は最小限ですが、はんだ接合部の信頼性に影響し、間接的に信号完全性に影響します。

インピーダンスのテストと検証
インピーダンス制御は、検証なしでは完了しません。次のツールを使用して、パフォーマンスを確認します。

1. Time Domain Reflectometry（TDR）
TDRは、高速パルスをトレースに送信し、反射を測定して、インピーダンスプロファイルを作成します。これは以下を識別します。
  a.ミスマッチ（例：50Ωトレースの60Ωセグメント）。
  b.スタブ長と不連続性。
  c.トレースに沿ったインピーダンス変動（許容誤差は高速の場合は±5％である必要があります）。

2. ネットワークアナライザ
ベクトルネットワークアナライザ（VNA）は、周波数にわたるSパラメータ（伝送/反射係数）を測定し、以下を確認します。
  a.挿入損失（トレースを介した信号損失）。
  b.リターンロス（反射電力、理想的には<-15dB for 10Gbps）。
  c.クロストーク（隣接するトレース間の信号漏れ、<-30dB for differential pairs）。

3. アイダイアグラム
アイダイアグラムは、何千もの信号遷移を重ね合わせ、受信機が1と0をどの程度うまく区別できるかを示します。「クローズドアイ」は、インピーダンス制御と信号劣化が悪いことを示しています。25Gbps信号の場合、アイは少なくとも20％のタイミングマージンで開いたままにする必要があります。

一般的なインピーダンス制御の間違いと解決策

特定のアプリケーションでのインピーダンス制御
さまざまな業界には、信号速度と環境によって推進される独自のインピーダンス要件があります。
1. 5Gおよびワイヤレス通信
  a.周波数：28～60GHz（mmWave）。
  b.インピーダンス：RFパスの場合は50Ωシングルエンド。ベースバンドの場合は100Ω差動。
  c.課題：mmWaveでの高損失には、低Dk材料（Rogers）と厳しいインピーダンス制御（±3％）が必要です。
  d.解決策：同じ層にグランドプレーンを持つコプレーナ導波管を使用して、放射を最小限に抑えます。

2. データセンター（100Gbps以上のリンク）
  a.信号：PCIe 5.0（32Gbps）、Ethernet 400G（レーンあたり50Gbps）。
  b.インピーダンス：85Ω差動ペア（PCIe）。100Ω（Ethernet）。
  c.課題：高密度に配置されたトレース間のクロストーク。
  d.解決策：トレース幅の3倍以上の間隔と接地されたコプレーナを備えたストリップラインルーティング。

3. 車載ADAS
  a.信号：カメラリンク（GMSL、6Gbps）、レーダー（77GHz）。
  b.インピーダンス：100Ω差動（GMSL）。50Ω（レーダー）。
  c.課題：温度の極端な変化（-40°C～125°C）は、Dkとインピーダンスに影響します。
  d.解決策：温度にわたって安定したDkを備えた高Tg FR4と、極端な温度でのTDRテスト。

4. 医療画像処理
  a.信号：超音波（10～20MHz）、センサーからの高速データ。
  b.インピーダンス：アナログパスの場合は50Ω。デジタルの場合は100Ω。
  c.課題：高感度画像処理装置からのEMI。
  d.解決策：シールドされたストリップラインと接地されたエンクロージャを使用して信号を分離します。

よくある質問
Q：シングルエンドインピーダンスと差動インピーダンスの違いは何ですか？
A：シングルエンドインピーダンス（例：50Ω）は、グランドに対するトレースを測定します。差動インピーダンス（例：100Ω）は、ノイズに強い信号に不可欠な、2つのペアのトレース間のインピーダンスを測定します。

Q：インピーダンス許容誤差はどの程度厳密である必要がありますか？
A：<1Gbps: ±10%. 1–10Gbps: ±5%.>10Gbpsの場合：±3％。軍事/航空宇宙では、極度の信頼性のために±2％が必要になることがよくあります。

Q：25Gbps信号にFR4を使用できますか？
A：FR4は機能しますが、Rogersよりも損失が大きくなります。短いトレース（<10cm）の場合、FR4は許容されます。長いトレースでは、信号完全性を維持するために低損失材料が必要です。

Q：トレース長はインピーダンスに影響しますか？
A：いいえ。インピーダンスは形状の関数であり、長さではありません。ただし、トレースが長いほど損失（減衰）が増加し、インピーダンスとは無関係に信号完全性が低下します。

Q：ビアはインピーダンスにどのように影響しますか？
A：ビアは不連続性を導入し、インピーダンススパイクを引き起こします。ビアの使用を最小限に抑えます。必要な場合は、「バックドリル」を使用して未使用のビアスタブを除去し、インピーダンスを維持します。

結論
インピーダンス制御は、高速PCBにおける信号完全性の基礎であり、信号が歪みや損失なしに宛先に到達することを保証します。マイクロストリップからストリップライン、FR4からRogersまで、すべての設計上の選択（トレース幅、誘電体材料、ルーティング）はインピーダンスに影響し、最終的にはパフォーマンスに影響します。
正確なシミュレーションと慎重なルーティングおよび製造の監督を組み合わせることにより、エンジニアは5G、AI、および次世代電子機器に必要な厳しいインピーダンス許容誤差を達成できます。データレートが上昇し続けるにつれて（100Gbps以上）、インピーダンス制御の習得はますます重要になり、機能的な設計と、現代のテクノロジーの要求を満たせない設計を区別するようになります。