HDI PCB 製造: 高性能電子機器の設計上の重要な考慮事項

顧客承認の画像

高密度相互接続（HDI）PCBは、最新のエレクトロニクスのバックボーンとなり、5Gデバイス、医療用インプラント、高度な自動車システムに必要な小型化と性能を実現しています。従来のPCBとは異なり、HDI設計は、より多くのコンポーネント、より微細なトレース、より小さなビアをより狭いスペースに詰め込み、精密な設計と製造戦略を必要とします。マイクロビアの配置から層スタックの最適化まで、すべての決定が信号の完全性、信頼性、コストに影響します。このガイドでは、HDI PCB製造の重要な設計上の考慮事項を概説し、エンジニアが高密度設計の複雑さを乗り越えるのに役立ちます。

主なポイント
  1. HDI PCBは、設計規則を厳守する必要があります。100Gbps以上の信号をサポートするには、マイクロビア（50～150μm）、微細トレース（25～50μm）、およびインピーダンス制御（±5％）が必要です。
  2. 層スタック設計、特にシーケンシャルラミネーションは、従来のバッチラミネーションと比較して信号損失を40％削減し、5GおよびAIアプリケーションに不可欠です。
  3. 材料選択（低損失ラミネート、薄銅）とDFM（製造可能性設計）レビューにより、大量生産における製造欠陥を60％削減します。
  4. 密度と製造可能性のバランスが重要です。設計を複雑にしすぎると、比例した性能向上なしにコストが30～50％増加します。

HDI PCBをユニークにするもの
HDI PCBは、3つの主要な機能により、従来のPCBよりも高いコンポーネント密度と高速信号速度を実現できることで定義されます。

  a. マイクロビア：外層を内層に接続する小さなメッキ穴（直径50～150μm）（例：層1から層2）で、ボード全体を貫通することなく、従来の貫通ビアと比較してスペース使用量を70％削減します。
  b. 微細トレース：高密度ルーティングを可能にする細い銅線（幅25～50μm）で、1平方インチあたり1,000以上のコンポーネントをサポートします。
  c. 層スタックの最適化：精密なアライメントのためのシーケンシャルラミネーションを備えた4～16の薄い層（従来のPCBでは2～8の厚い層）。

これらの機能により、HDI PCBは、サイズと速度が重要なデバイス（5G基地局からウェアラブルヘルスモニターまで）に不可欠です。

HDI PCBのコア設計上の考慮事項
HDI PCBの設計には、密度、性能、製造可能性のバランスをとる必要があります。以下は、対処すべき重要な要素です。
1. マイクロビアの設計と配置
マイクロビアはHDI設計の要ですが、その成功は慎重な計画にかかっています。

マイクロビアの種類：
   ブラインドビア：外層を内層に接続します（例：層1から層2）で、反対側に到達することはありません。信号パスの長さを短くするのに最適です。
   埋め込みビア：内層を接続します（例：層3から層4）で、外層をコンポーネント用にクリアに保ちます。
   スタックビア：複数のマイクロビアが垂直に積み重ねられています（例：層1→2→3）で、3つ以上の層を接続し、非スタック設計と比較してスペースを40％節約します。

サイズとアスペクト比：
直径：50～150μm（ビアが小さいほど密度が高くなりますが、製造が難しくなります）。
アスペクト比（深さ：直径）：≤1：1で信頼性を確保します。100μmの深さのマイクロビアは、メッキの問題を回避するために、≥100μmの直径が必要です。

間隔規則：
マイクロビアは、短絡や信号クロストークを防ぐために、直径の≥2倍の間隔を空ける必要があります（例：100μmビアの場合は200μmの間隔）。
エッチング中の銅の薄化を避けるために、マイクロビアをトレースエッジから≥100μm離してください。

2. トレース幅、間隔、インピーダンス制御
微細トレースは密度を可能にしますが、信号完全性の課題も生じます。

トレース寸法：
   幅：信号トレースの場合は25～50μm、電源トレースの場合は100～200μm（より高い電流を処理するため）。
   間隔：クロストーク（電磁干渉）を最小限に抑えるために、トレース間は≥25μm。高周波信号（28GHz以上）の場合は、間隔を≥50μmに増やしてください。

インピーダンス制御：
HDI PCBは、信号反射を防ぐために、制御されたインピーダンス（例：シングルエンドトレースの場合は50Ω、差動ペアの場合は100Ω）を必要とすることがよくあります。
インピーダンスは、トレース幅、銅の厚さ、誘電体材料に依存します。Polar Si8000などのツールを使用して寸法を計算します。トレース幅の5μmの変動でさえ、インピーダンスが10％変化する可能性があります。

3. 層スタック設計
HDI層スタックは、従来のPCBよりも複雑で、シーケンシャルラミネーション（層を一度に1つずつ構築）により精度が確保されます。

層数：
   4～8層：密度が中程度の家電製品（例：スマートフォン）に共通。
   10～16層：広範な電源、グランド、および信号層を必要とする産業および航空宇宙システムで使用されます。

シーケンシャルラミネーション：
   従来のバッチラミネーション（すべての層を一度に加圧）は、アライメントのずれ（±25μm）のリスクがあります。シーケンシャルラミネーションは、±5μmのアライメントを実現し、スタックマイクロビアに不可欠です。
   新しい各層は、レーザーアライメントマーカーを使用して既存のスタックに接着され、アライメントのずれによる短絡を80％削減します。

電源とグランドプレーン：
   ノイズを低減し、高速信号の低インピーダンスリターンパスを提供するために、専用の電源（VCC）とグランドプレーンを含めます。
   EMIから保護するために、グランドプレーンを信号層に隣接して配置します。5G mmWave（28GHz以上）設計に不可欠です。

4. 材料選択
HDI PCBは、微細な機能と高周波性能をサポートする材料を必要とします。

基板：
   低損失FR4：信号が≤10Gbpsの家電製品（例：タブレット）に費用対効果が高い。Dk（誘電率）= 3.8～4.2。
   Rogers RO4350：低Dk（3.48）と低損失（Df = 0.0037）を備えた5Gおよびレーダー（28～60GHz）に最適で、FR4と比較して信号減衰を50％削減します。
   PTFE（テフロン）：Dk = 2.1で、優れた温度安定性（-200°C～260°C）を備えた60GHz以上の信号に航空宇宙で使用されます。

銅箔：
  薄銅（½～1oz）：過度のエッチングなしに微細トレース（25μm）を可能にします。
   圧延銅：電解銅よりも延性が高く、フレキシブルHDI設計（例：折りたたみ式電話）でのひび割れに強い。

誘電体：
層間の薄い誘電体（50～100μm）は、信号遅延を低減しますが、機械的強度を維持するために≥50μmの厚さを維持します。

5. 製造可能性設計（DFM）
HDI設計は、DFM最適化なしに製造欠陥（例：マイクロビアボイド、トレースアンダーカット）が発生しやすくなっています。

可能な限り簡素化：
   不要な層やスタックビアを避けてください。追加された各複雑さは、コストと欠陥のリスクを増加させます。10層設計は、同様の性能の8層設計よりも30％多くコストがかかる場合があります。
   より小さい（50μm）の代わりに標準のマイクロビアサイズ（100μm）を使用すると、歩留まりが向上します（大量生産で95％対85％）。

エッチングとメッキに関する考慮事項：
   トレースからパッドへの移行がスムーズ（45°の角度）であることを確認して、電流の集中とメッキボイドを回避します。
   マイクロビアの最小銅メッキ厚さ（15μm）を指定して、高抵抗と熱的故障を防ぎます。

テスト可能性：
高密度設計のオープン/ショートを検出するために不可欠な、フライングプローブまたはインサーキットテスト用のテストポイント（≥0.2mm直径）を含めます。

HDI PCB製造における製造上の課題
適切に設計されたHDI PCBでさえ、特殊なプロセスを必要とする製造上のハードルに直面しています。

1. マイクロビアのレーザー穴あけ
機械ドリルは、50～150μmの穴を確実に作成できないため、HDIはレーザー穴あけに依存しています。

  UVレーザー：樹脂スマッジを最小限に抑えて、クリーンで正確な穴（±5μmの許容差）を作成します。50～100μmのマイクロビアに最適です。
  CO₂レーザー：より大きなマイクロビア（100～150μm）に使用されますが、樹脂スマッジのリスクがあり、穴あけ後のクリーニングが必要です。

課題：レーザーアライメントは、設計データと±5μm以内で一致させる必要があります。アライメントのずれは、HDI欠陥の30％の原因となります。

2. シーケンシャルラミネーション制御
各ラミネーションステップでは、層を剥離することなく結合するために、正確な温度（180～200°C）と圧力（300～400 psi）が必要です。

   真空ラミネーション：気泡を除去し、マイクロビアのボイドを70％削減します。
   熱プロファイリング：均一な硬化を保証します。10°Cの変動でさえ、内層の樹脂不足を引き起こす可能性があります。

3. 検査とテスト
HDI欠陥は、視覚検査には小さすぎる場合が多く、高度なツールが必要です。

  X線検査：隠れた問題（例：スタックビアのアライメントのずれ、メッキボイド）を検出します。
  AOI（自動光学検査）：5μmの解像度でトレース欠陥（例：ひび割れ、アンダーカット）をチェックします。
  TDR（時間領域反射率測定）：高速信号に不可欠なインピーダンスの連続性を検証します。

アプリケーションと設計のトレードオフ
HDI設計の優先順位はアプリケーションによって異なり、調整されたアプローチが必要です。
1. 5Gデバイス（スマートフォン、基地局）
   ニーズ：28GHz以上の信号、小型化、低損失。
   設計の焦点：Rogers基板、100Ω差動ペア、スタックマイクロビア。
   トレードオフ：材料コストが高い（RogersはFR4の3倍）ですが、10Gbps以上のデータレートには必要です。

2. 医療用インプラント
   ニーズ：生体適合性、信頼性、小型サイズ。
   設計の焦点：4～6層、PEEK基板、故障点を減らすための最小限のマイクロビア。
   トレードオフ：密度は低いですが、10年以上の寿命には不可欠です。

3. 自動車ADAS
   ニーズ：耐熱性（-40°C～125°C）、耐振動性。
   設計の焦点：高Tg FR4（Tg ≥170°C）、電源トレース用の厚い銅（2oz）。
   トレードオフ：大量生産における製造可能性のために、わずかに大きなビア（100～150μm）。

よくある質問
Q：大量生産されるHDI PCBの最小マイクロビアサイズは？
A：UVレーザー穴あけで50μmを達成できますが、費用対効果の高い大量生産には75～100μmがより一般的です（歩留まりは50μmで85％に対して95％以上）。

Q：シーケンシャルラミネーションはコストにどのように影響しますか？
A：シーケンシャルラミネーションは、バッチラミネーションと比較して製造コストを20～30％追加しますが、欠陥率を60％削減し、総所有コストを削減します。

Q：HDI PCBはリジッドフレキシブルにできますか？
A：はい。リジッドフレキシブルHDIは、リジッドセクション（コンポーネント用）とフレキシブルポリイミド層（曲げ用）を組み合わせ、マイクロビアを使用してそれらを接続します。折りたたみ式電話や医療用内視鏡に最適です。

Q：HDI PCBの最大層数は？
A：商用メーカーは最大16層を製造し、航空宇宙/防衛プロトタイプは、特殊なラミネーションで20層以上を使用しています。

Q：密度と信頼性のバランスをどのようにとればよいですか？
A：微細な機能（例：0.4mm BGA）については重要な領域に焦点を当て、密度が低い領域ではより大きなトレース/ビアを使用します。メーカーとのDFMレビューは、過剰な設計を特定できます。

結論
HDI PCB製造には、設計精度と製造専門知識の綿密な組み合わせが必要です。マイクロビアの配置から材料選択まで、すべての決定が性能、コスト、信頼性に影響します。DFMを優先し、シーケンシャルラミネーションを活用し、設計をアプリケーションのニーズに合わせて調整することで、エンジニアはHDIテクノロジーの可能性を最大限に引き出し、より小型で高速で信頼性の高いエレクトロニクスを提供できます。

5G、AI、IoTが可能なことの限界を押し広げ続けるにつれて、HDI PCBは不可欠であり続けます。重要なのは、革新と実用性のバランスをとることです。性能目標を達成するのに十分な密度でありながら、効率的にスケーリングできるほど製造可能です。適切な設計上の考慮事項があれば、HDI PCBは次世代のエレクトロニクスのブレークスルーを推進し続けます。