高速PCBにおける信頼性の高い電源配送ネットワークのための必須ヒント

高速PCBの5Gルーター,データセンターサーバー,先進的な自動車ADASシステムなどの電源装置では,電力配送ネットワーク (PDN) が信頼性の高い動作の骨組みです.設計が悪いPDNは電圧低下を引き起こすシステムクラッシュ,寿命短縮,またはEMCテストの失敗につながる.研究によると 高速PCBの故障の60%はPDNの欠陥による適切な分離や壊れた地面平面などです. 良いニュースは? これらの問題は意図的な設計で回避できます:戦略的な分離,最適化された飛行機のレイアウト,追跡/viaチューニング,初期シミュレーションこのガイドでは,10Gbps以上の速度でもクリーンで安定した電力を供給する堅牢なPDNを構築するための重要なステップを分解します.

主要 な 教訓
1脱結合は交渉不可:IC電源ピンの5mm以内に混合値 (0.01 μF~100 μF) のコンデンサを配置して高低周波ノイズを遮断する.低誘導性のために並列経路を使用する.
2飛行機はPDNを作ったり壊したりします. 固い,距離が狭いパワー/地面平面は阻害を40~60%削減し,絶対的な必要がない限り,決して平面を分割しない自然なフィルターとして機能します.
3.Trace/via最適化: 短/幅の痕跡を保持し,使用していないものはストブ (バックドリリング) により取り除き,ボトルネックを避けるために高電流コンポーネントの近くで複数のバイアスを使用します.
4初期シミュレーション: Ansys SIwave や Cadence Sigrity などのツールでは,プロトタイプ作成前に電圧低下,ノイズ,熱の問題が検出され,30時間以上の再設計時間を節約できます.
5. 熱管理 = PDN 長寿: 高温では10°Cごとに部品の故障率が2倍になります.熱を散らすために熱経路と厚い銅を使用します.

PDN 基礎: パワー インテグリティ,信号 インテグリティ,レイヤー スタックアップ
信頼性の高いPDNは,電力の完整性 (最小限のノイズで安定した電圧) と信号の完整性 (歪みのない清潔な信号) の2つの主要な結果を保証します.両方とも,インピーデンスと干渉を最小限に抑える,よく設計された層スタックアップに依存しています.

1安定した運用の基礎
パワーインテグリティ (PI) とは,すべてのコンポーネントに一貫した電圧を供給することを意味します.

a.広い電源線または平面:固体電源線は狭い線 (例えば,1mmの幅と50mm2の幅の電源線) よりも10倍低い抵抗を有し,電圧低下を防ぐ.
b.混合値分離電容器:電源入力の近くにある大量電容器 (10 μF 〜 100 μF) は低周波ノイズに対応し,ICピンによる小容器 (0.01 μF 〜 0.1 μF) は高周波ノイズを遮断する.
c.厚い銅層: 2オンス銅 (1オンス) は抵抗を50%減らし,熱蓄積と電圧損失を減らす.
d.連続的な地面平面: 割れを避ける. 壊れた地面平面は,回流を長距離,高誘導率の経路に移動させ,騒音を引き起こします.

クリティカルメトリック:PDNインピーダンスは1kHzから100MHzまで<1オームを目指す.この限界を超えると,電圧騒音 (V = I×Z) は重要になり,FPGAsやRFチップなどの敏感なコンポーネントを妨害する.

2信号の整合性:PDNが信号に与える影響
PDNの設計が悪ければ,信号の完整性 (SI) は直接損なわれる.抵抗や電圧低下による高トラス/は以下を原因とする.

a. 鳴き声/オーバーショット:信号は目標電圧以上/以下に反射し,データエラーを引き起こす.
b.クロスストーク:電源レールからの騒音が信号の痕跡に漏れ,高速データ (例えばPCIe 5.0) を歪める.
c.Ground Bounce:電流が急激に変化すると,地面平面に電圧のピークが発生する (スイッチレギュレーターでは一般的です).

この問題を解決するには

a. 低阻力回路を信号のために提供するためにパワー・プレーンを使用する.
b. 快速IC (例えばマイクロプロセッサ) から2mm以内に脱結合コンデンサを配置し,電圧ピークを平らにする.
c.地平間の高速信号のルーティング (EMIから保護する).

下の表はPDNの欠陥とそのSIの影響を要約しています.

3. レイヤースタックアップ: PDN 性能を最適化
レイヤスタックアップはPDNの成功の"ブループリント"であり,電力,接地,信号の相互作用を決定する.高速PCB (10Gbps+) では,以下のようなルールで多層スタックアップを使用します:

a. パワーペアと地面平面: 隣接して置く (薄い介電層で隔たれ,0.1mm~0.2mm).これは自然電容量 (C = εA/d) を生成し,高周波ノイズをフィルターし,AC電阻を低下させます.
b.高速信号をシールドする:2つの地面平面間の路線信号層 (例えば,地面 → 信号 → 地面).これはEMIを捕らえ,クロスストークを20~30dB削減する.
c.縫合バイアスを使用する: 5mm 〜 10mm の間隔 (特にボードの縁周りに) のバイアスで層を横断する地面平面を接続する.これは,EMIを含む"ファラデーケージ"効果を生み出します.
d.スタックアップをバランス:製造中に歪みを防止するために,対称な層数 (例えば,4層:信号 → 電力 → グラウンド → 信号) を確保する.

高速PCBの4層スタックアップ例:

1上層:高速信号 (Ethernet,USB4など)
2層2 電力平面 (3.3V)
3層3:地面平面 (固体,未破)
4下層:低速信号 (センサー,電源入力など)

基本PDN設計戦略
1. 分離: 発生源でノイズをブロックする
解離電容器はICの"局所電源バンク"として機能します.電流需要が急上昇すると,電荷を貯蔵し放出し,電圧低下を防ぐ.以下のベストプラクティスに従います:

a. 適切なコンデンサータ値を選択する
すべての周波数帯をカバーするために,値の組み合わせを使用します.

フルコンデンサータ (10μF~100μF):電源コネクタ (例えば,DCジャック) の近くに置かれ,電圧調節器からの低周波ノイズ (1kHz~1MHz) を処理する.
中距離コンデンサター (1μF=0.1μF):ICから2mm=5mm離れた位置に位置し,中周波数のノイズ (1MHz=10MHz) をフィルタリングする.
高周波コンデンサター (0.01 μF~0.001 μF): 高周波ノイズ (10 MHz~100 MHz) を遮断するために,ICの電源ピン (≤2mm) のすぐ隣に配置される.

プロのヒント:コンデンサを並列に組み合わせる (例えば,10 μF + 0.1 μF + 0.01 μF) で,1 kHz 〜100 MHz をカバーする"ブロードバンドフィルター"を作成します.

b. コンデンサータの配置とルーティングを最適化
ループ面積を最小化する: コンデンサター → IC パワーピン → IC グラウンドピン → コンデンサターからの経路は可能な限り小さくする必要があります. 短く広い痕跡 (≥0.5mm) を使用し,コンデンサタパッドから1mm以内にバイアを置きます.
パラレルバイア:電源/地平面に接続するためにコンデンサータ1個あたり2〜3つのバイアを使用する.これはインダクタンスを30〜50% (単一のバイアと比較して) 低下させる.
多ピンIC用のスプレッドコンデンサー:複数の側面 (BGAなど) にパワーピンがあるチップの場合,電源配送を均等にするため,各側にコンデンサーを配置する.

c. 解離 の 共通 の 間違い を 避ける
低周波と高周波のノイズの両方に対応できない.
ICから遠く離れたコンデンサータ: 5mmを超えると,インダクタンスがコンデンサータのノイズ遮断効果を否定します.
誤ったパッケージサイズ:高周波コンデンサータには0402または0603パッケージを使用します.より大きなパッケージ (例えば0805) はより高い誘導力を持っています.

2飛行機設計:低阻力経路を作成
パワーと地面平面は,PDNインピーデンスを減らす最も効果的な方法です.彼らは最小限の抵抗で,大きな連続銅面を提供します.以下のようなルールに従ってください:

a. パワープランのベストプラクティス
固体平面を使用 (切断なし):スロットまたは切断は,EMIを放射し,電流経路を断ち切る"スロットアンテナ"を作成します.騒音のあるレールを隔離する必要がある場合のみ,電源平面を分割します (例えば,12Vのスイッチレールから3.3V アナログレール).
電流のサイズ平面:50mm2の電源平面は5A (2オンス銅,60°C上昇) を運ぶことができます.より高い電流のためにスケールアップします (10Aは100mm2が必要です).
飛行機を地面に近い場所に配置する:隣接する電源/地面飛行機 (0.1mm介電体) は100~500ppFの容量を作り,追加の部品なしでノイズをフィルターする.

地面上のベストプラクティス
単体固体地平面:ほとんどの設計では,単体地平面は分割された平面よりも優れている.分割しなければならない場合 (アナログ/デジタル),2つの平面を1点に繋ぐ (スター・アース) で,アースループを避ける.
板全体を覆う: 板の縁 (接続器を除く) に地面平面を広げて,遮蔽を最大化します.
バイアスで縫う: 5mm 〜 10mm 隔たれたバイアス (0.3mm 〜 0.5mm) を使用して,層間の地面平面を接続します.これは一貫した地面可能性を保証します.

下の表では,飛行機設計の利点が示されています.

3トレース&バイア最適化:ボトルネックを避ける
優れた飛行機であっても,低性能なトラス/バイア設計はPDNの性能を損なう可能性があります.
a. トレースデザイン
短距離を保持する:長距離 (≥50mm) は抵抗と感電性を増加させる. 飛行機からICに直接電源を誘導する.
幅広く線路を使用する:高電流路線 (例えばICへの電圧調節器) では,電圧低下なしに2A+を伝達するために幅≥1mm (2オンス銅) の線路を使用する.
ストップを避ける:使用されていないトラスストップ (≥3mm) はアンテナとして作用し,EMIを放射し,信号反射を引き起こします.多元部品接続ではスタールーティングの代わりにデイジーチェーンルーティングを使用します.

b. デザインを通じて
バックドリリングでストブを削除する: バイアストブ (ターゲット層の向こう側の部分) は高周波 (例えば10 Gbps) で共鳴を引き起こす. バックドリリングでストブを削除し,この問題を排除する.
高電流のために複数の経路を使用する: 単一の0.5mm経路は,2A3A経路のために~1A3経路を使用することができる (例えば,平面へのコンデンサを分離する).
バイアスのサイズ: 信号バイアスでは0.3mm~0.4mmの穴を使用し,電源バイアスでは抵抗を最小限にするために0.5mm~0.8mmの穴を使用します.

c. 熱線
高速PCBは熱を生成する (例えば,CPUから10W),これは痕跡抵抗を増加させ,PDN性能を低下させる.熱経路を追加する:

熱コンポーネントの下: BGA,電圧調節器,または電源増幅器の下には 4 ∼ 6 熱ビア (0.3mm の穴) を配置する.
地面接続: 熱経路は,部品から熱を地面に転送し,これは熱吸収器として機能します.

先進的なPDN設計の考慮事項
1シミュレーションツール: 建設前にテスト
シミュレーションは,プロトタイプに時間とお金を費やす前にPDNの欠陥を早期に検出する最良の方法です.

PDN のシミュレーション ワークフロー
1プレレイアウト: 層のスタックアップとコンデンサータの配置をモデル化してインピーダンスを予測する.
2レイアウト後:PCBレイアウトから寄生値 (R/L/C) を抽出し,電圧低下シミュレーションを実行する.
3. 熱シミュレーション:PDNの性能を低下させる可能性があるホットスポット (≥85°C) を確認する.
4.EMIシミュレーション:PDNが放射放出のスキャンによって,EMC規格 (例えばFCC Part 15) に適合していることを確認する.

ケーススタディ:データセンターのPCBチームは,PDNをシミュレートするために Ansys SIwave を使用しました.彼らは50MHzで2オムインピーダンスのピークを発見し,0.01μFのコンデンサを追加して修正しました.これは10kドルの再設計を回避しました..

2EMI/EMC コントロール: 騒音を制御する
高速PDNは主要なEMI源のスイッチ調節器であり,高速ICはEMCテストに失敗するノイズを生成します.

a.スタックアップを最適化: 4層のスタックアップ (シグナル → パワー → グラウンド → シグナル) は,2層のボードと比較して,放射性排出量を10~20dB削減します.
b.ループ面積を最小限に抑える:電源ループ (電源平面 →IC →地面平面) は<1cm2でなければならない.小さなループはEMIを少なく放射する.
c.フィルター電源入力:電源線 (例えば12V入力) にフェライト粒またはLCフィルターを追加して,導電されたEMIをブロックする.
d.騒音のある部品を遮断する:EMIを抑えるためにスイッチ調節器やRFチップの周りに金属の遮蔽器を使用する.

下の表は,EMI緩和の効果を示しています.

3熱管理:PDNの長寿を保護する
熱はPDNの最大の敵です 温度が10°C上昇するごとに部品の故障率が倍になり,銅の耐性が4%増加します.

a.厚い銅層: 2オンス銅 (1オンス) は 50% の抵抗性が低く,熱をより早く散布します.
b.熱ビアス: 前述したように,熱を地平面に転送するために熱部品の下にビアスを配置します.
c.散熱器具:高電力部品 (例えば5W電圧調節器具) では,散熱器具を熱ペーストで低点温度に追加する.
d.銅の注入:熱を拡散するために熱い部品の近くに銅の注入 (地面に接続) を追加する.

PDN に 関する よく 犯す 間違い を 避ける
1適切な解離
誤り:単一のコンデンサータ値 (例えば,0.1μFのみ) を使用するか,ICから>5mmのコンデンサータを配置する.
結果:電圧波動,EMI,不安定な電源レールがICのクラッシュやEMCテストの失敗につながります.
修正:ICピンから2mm5mm以内で混合値コンデンサー (0.01μF,0.1μF,10μF) を使用し,並行バイアスを追加します.

2悪い帰還路線
誤り: 地面平面の割れ目やボードの縁の近くで信号をルーティングする.
結果: 壊れた帰還経路は交差音を増やし,EMI信号が歪み,データエラーが発生する.
修正: 固い地面平面を使用し,地面平面間の路線信号; 層変化の近くに地面経路を追加します.

3検証を無視する
誤り: シミュレーションや物理試験 (例えば振動鏡による電圧測定) をスキップする.
結果: 検知されない電圧低下やホットスポット 板が現場または認証中に故障します.
修正: 設計前の/設計後のシミュレーションを実行し,オシロスコップ (電圧ノイズ測定) と熱カメラ (ホットスポットチェック) で試試プロトタイプ.

よくある質問
1高速PCBにおけるPDNの主な目的は?
PDNの核心目標は,各コンポーネントにクリーンで安定した電力を (最小限の電圧騒音,降水なし) 提供することである.電流需要がピークに達する時でも (例えばICの切り替え中に).これは信号の整合性を保証し,システムの故障を防止します.

210GbpsのPCBの解離コンデンサを どうやって選ぶか?
混合物を使用する:

a.0.01 μF (ICピンから高周波 ≤2mm) 10~100 MHzのノイズを遮断する.
(b)0.1 μF (ICから2~5mmの中周波数) 1~10 MHzのノイズに対して.
c.10 μF (大量,近電源入力) 1 kHz 〜 1 MHz のノイズに対して
高周波コンデンサータの0402パックを選択して 誘導力を最小限に抑える

3固い地平面はなぜ地足跡よりも優れているのか?
固体地平面は 地面線より10倍も低い抵抗と感電性があります 信号が連続して回路を移動し 横断音が30dB減少します高速PCBにとって重要な熱吸収器として作用します.

4試作品を作ったら どうやってPDNをテストできるの?
電圧騒音測定:電源レールにおける電圧波動をオシロスコープで確認する (ピークからピークまでの<50mVを標的にする).
熱検査:熱点を検出するために熱カメラを使用します (温度を85°C以下に保ちます).
EMI テスト: EMI スキャナーを使用して FCC/CE 規格の遵守を確認します.

5PDNインピーデンスが1オーム以上になるとどうなるか?
高インペデントは電圧騒音を引き起こす (V = I×Z) 例えば,2オームインペデントの1A電流需要は2V騒音を生む.これは敏感な部品 (例えばRFチップ) を乱す.信号の誤りやシステムクラッシュを引き起こす.

結論
信頼性の高いPDNは 後で考えられるものではなく 高速PCB設計の基本要素です清潔なエネルギーを供給するPDNを構築できます初期シミュレーション (Ansys SIwaveのようなツール) と物理テストは,費用のかかる再設計になる前に欠陥を検出する.

最良のPDNは性能と実用性をバランスする.あなたはオーバーエンジニアリングする必要はありません (例えば,単純なセンサーボードのための10層),しかし,あなたは角をカットすることはできません (例えば,脱カップコンデンサをスキップする)高速設計では (10 Gbps+) 隣接する電源/地平面,混合値分離,熱管理を優先します.これらの選択はPCBのパフォーマンスを向上させたり低下させたりします.

電子機器が速く小さくなるにつれて PDN デザインの重要性はますます高まるでしょう. このガイドのヒントをマスターすることで, 5G,AI,意図的な設計が少なくなるような 共通の罠を避けながら.