2025-08-26
多層PCBレイアウトは現代の電子機器の骨組みであり スマートフォン,EV,医療機器,および5Gインフラストラクチャを動かす コンパクトで高性能なデザインを可能にします単層または二層PCBとは異なり複数の層のボード (4~40層以上) は,電解介電器で導電性銅層を積み重ね,デバイスのサイズを40~60%削減し,同時に信号速度と電源処理を向上させる.設計するには 専門的なスキルが必要ですEMIの削減まで
2028年までに世界多層PCB市場は850億ドルに達すると予測されています (グランドビューリサーチ) 電気自動車と5Gの需要が原因です.エンジニア は 信頼性 を 確保 する 基本 的 な 原則 を 熟知 し なけれ ば なり ませ んこのガイドは,実行可能な戦略,データに基づく比較,アメリカ製の標準に合わせた.
主要 な 教訓
1.レイヤースタックアップ設計: 適切に設計されたスタックアップ (例えば,4層:信号-地面-電源-信号) は,EMIを30%削減し,25Gbps+経路の信号整合性を向上させる.
2.Ground/Power Planes:専用飛行機はインペデントを50%低下させ,電圧低下や電気自動車のインバーターや医療機器にとって重要な交差音声を防ぐ.
3信号完全性:差点ペアルーティングとインペデンス制御 (50Ω/100Ω) は高速設計では信号反射を40%削減する.
4.DFMコンプライアンス:IPC-2221のルールを遵守することで,製造欠陥は12%から3%に削減され,再加工コストは1ボードあたり0.50$~2.00$低下します.
5シミュレーションツール:信号/熱シミュレータ (例えばHyperLynx) の早期使用は,プロトタイプ作成前に設計欠陥の80%を検出します.
多層PCB設計の基礎
エンジニアは設計に 没頭する前に 性能や製造能力を 決定する基本的な概念を 熟知しなければなりません
1レイヤースタックアップ:パフォーマンス基盤
スタックアップ (銅と電解層の配置) は最も重要な設計選択である.それは信号の整合性,熱管理,EMIに直接影響する.悪いスタックアップは,最高のルーティングさえも役に立たないものにする..
| 層数 | スタックアップ構成 | 主要 な 益 | 典型的な用途 |
|---|---|---|---|
| 4層 | 上部信号 → 地面 → パワー → 下部信号 | 低コストで 25% の 横断 音声 を 減らす | IoTセンサー,消費電子機器 |
| 6層 | 上部信号 → 地上信号 → 内部信号 → パワー → 地上信号 → 下部信号 | よりよいEMI制御; 10Gbps信号をサポート | 産業用コントローラー 中級スマートフォン |
| 8層 | 信号 → 地面 → 信号 → 電源 → 電源 → 信号 → 地面 → 信号 | 高速/低速経路を隔離する 28GHz対応 | 5G小型セル,EVBMS |
| 10層 | 信号/地下2対 + 2つの電源層 | 超低EMI 40Gbps対応 | 航空宇宙航空電子機器,データセンタートランシーバー |
ベストプラクティス:高速設計 (>10Gbps) の場合,各信号層を隣接する地面平面とペアリングして低阻力回帰経路を作成します.これは,ペアリングされていない層と比較して信号反射を35%削減します.
2地面と動力飛行機の設計
地面と動力平面は 思考ではなく 信号と電源の配送を安定させる活性成分です
1地面平面:
a.信号に均等な基準電圧を提供し,ノイズを40%削減する.
b.密度の高い設計では,部品温度を15°C低下させ,熱を散らす作用をする.
c.多層ボードでは,必要に応じて (例えば,アナログ/デジタルグラウンドを分離する) 単一の床平面を使用し,騒音を捕捉する"島"を発生させないようにする.
2パワーの飛行機:
a. 部品に安定した電圧を供給し,論理エラーを引き起こす落下を防止する.
b.電源平面を地面平面の直下に配置して"コンデンサータ効果"を形成し,EMIを25%削減します.
c.多電圧システム (例えば,3.3Vと5V) において,電力をトラスで路由する代わりに複数の電源平面を使用する.これは電圧低下を60%削減する.
ケーススタディ:テスラモデル3BMSは400VDCに対応するために2つの地面平面と3つのパワー平面を使用し,4層設計と比較して電力関連の故障を30%削減します.
3材料の選択: デザインを環境に合わせる
多層 PCB は,熱 性能,電気 性能,機械 性能 を 均衡 する 材料 に 依存 し て い ます.誤った 選択 は,デラミナ 化,信号 喪失,または 早期 の 失敗 に 繋がる こと が あり ます.
| 材料の種類 | 熱伝導性 (W/m·K) | ダイレクトリック常数 (Dk @ 1GHz) | CTE (ppm/°C) | 最良の為 | 費用 (FR4と比較して) |
|---|---|---|---|---|---|
| FR4 (高Tg 170°C) | 0.3 | 4.2446 | 13・17 | 消費電子機器,低消費電力機器 | 1x |
| ロジャース RO4350 | 0.6 | 3.48 | 14・16 | 5G 高周波 (28GHz+) | 5x |
| ポリミド | 0.2・0.4 | 3.0 〇 35 | 15・18 | 柔軟な多層PCB (ウェアラブル) | 4x |
| アルミコア (MCPCB) | 1・5 | 4.0 ¥45 | 23・25 | 高功率LED,電気インバーター | 2x |
重要な考慮事項: 材料の熱膨張係数 (CTE) を部品に合わせる (例えば,シリコンチップのCTEは2.6ppm/°Cである). >10ppm/°Cの不一致は熱ストレスを引き起こします.溶接器の関節が故障する.
構成要素の配置戦略
コンポーネントの配置は 部品を装着するだけでなく 熱管理,信号の整合性,製造可能性にも直接影響します
1熱管理:ホットスポットの防止
多層PCBの故障の原因は過熱です.温度を制御するために以下のような戦略を使用してください.
a.熱コンポーネントのグループ:高電力部品 (例えば,IGBT,電圧調節器) を熱シンクまたは空気流路の近くに置く.例えば,EVインバーターのIGBTは,熱経路配列から5mm以内であるべきである.
b. 熱管を使用する.熱部構成要素の下に0.3~0.5mmの銅で満たされた管を掘り込み,熱を内面の地平面に転送する. 10×10の熱管の配列は,部品の温度を20°C低下させる.
c.混雑を避ける:高電力の部品の間には2×3xの部品高さを置いて熱の蓄積を防止する. 2Wのレジスタは隣接する部品から5mmのクリアランスを必要とする.
| 熱ツール | 機能 | 精度 | 最良の為 |
|---|---|---|---|
| フロTHERM | 3D熱シミュレーション | ±2°C | 高性能設計 (EV,産業用) |
| T3Ster | 熱抵抗の測定 | ±5% | 冷却溶液の検証 |
| アンスイスアイスパック | CFD (計算流体力学) | ±3°C | 室内レベルでの熱分析 |
2信号整合性 速度設定
高速信号 (>1Gbps) は位置に敏感で,小さな距離でも信号損失を引き起こす可能性があります.
a. 追跡長さを短くする.高速な部品 (例えば5Gモデム,FPGA) を近寄せて,追跡を5cm未満に保つ.これは28GHzで信号衰弱を30%削減する.
(b) 騒音のある部品を隔離する.デジタル (騒音のある) 部品 (例えばマイクロプロセッサ) をアナログ (敏感な) 部品 (例えばセンサー) から ≥10mm 隔離する.EMI を遮断するために,それらの間を地面平面で隔離する.
バイアスと並べ: バイアス上にコンポーネントを配置し,トラスルーティングを最小限に抑える.これはインピーダンスのピークを引き起こす"曲線"の数を減らす.
| 配置戦略 | 信号の整合性への影響 |
|---|---|
| 高速コンポーネント <5cm | 28GHzで 30%減衰する |
| アナログ/デジタル分離10mm ≥ | 45% 低周波 |
| バイアス上の部品 | 阻力変動を20%削減する |
3電源配送:安定電圧
電源の配置が悪ければ 電圧が下がり 騒音が上がります
a.分離電容器:IC電源ピンから2mm以内に0.1μFセラミック電容器を置く.これは高周波ノイズをフィルタリングし,電圧のピークを防止する.大型IC (例えば,FPGA) に対して,パワーピンごとに 1 つのコンデンサを使用.
b.電源平面の近さ:電源平面が高電流を吸う部品 (例えば1A+) の下の面積の90%をカバーすることを確保する.これは電流密度と熱を減少させる.
c.デイジー・チェインする電源を避ける: 単一のトレスを通して複数のコンポーネントに電源を路由しないでください.電源平面を使用して電圧を直接供給し,ダウンを50%削減します.
多層PCBのルーティング技術
ルーティングは,配置を機能回路に変換します. 差点ペアルーティングやインペデンス制御などの技術をマスターすることは交渉不可です.
1. 差点ペアルーティング:高速信号
10Gbps+の設計では,差分ペア (対照的な信号を運ぶ2つの線路) が不可欠である.以下のルールに従ってください:
a.同じ長さ:偏差 (タイミング差) を避けるために,線路長を ±0.5mm に一致させる.偏差 >1mm は,25Gbps の設計でビットエラーを引き起こす.
b.一貫した距離:インピーダンスを維持するために 0.5 〜 1 倍の距離を保持する (例えば, 0.2 mm の痕跡に対して 0.2 mm の距離) (100Ω の差異対).
c. Stubbing を避ける: 差分ペアに"stubs" (未使用のトラスセグメント) を加えない. stubs は BER (ビットエラー率) を40%増加させる信号反射を引き起こす.
| 差分ペアパラメータ | 仕様 | 不遵守の影響 |
|---|---|---|
| 長さのマッチング | ±0.5mm | 偏差 >1mm = 25Gbps ビットエラー |
| スペース | 0.5 ̇1x 痕跡幅 | 不一致の距離 = ±10Ωのインピーダンスの変化 |
| ストブ長 | <0.5mm | ストップ >1mm = 40%高いBER |
2阻力制御: 信号と負荷のマッチング
阻力不一致 (例えば,75Ωコネクタに接続された50Ωの軌跡) は,パフォーマンスを低下させる信号反射を引き起こす.
a. 痕跡幅/厚さ: 50Ωのインピーダンスを達成するために,FR4 (0.1mmの電解液付き) に0.2mmの幅,1ozの銅痕跡を使用する.
b.レイヤースタックアップ:信号と地面平面間の介電体厚さを調整する 厚い介電体はインピーダンスを増加させる (例えば,0.2mm介電 = 60Ω;0.1mm = 50Ω).
c.TDR試験: 設計仕様の変化>±10%を伴うインパデンス・拒絶板を測定するために,タイムドメイン反射計 (TDR) を使用する.
ツールのヒント:Altium Designerのインペデンス計算機は,目標インペデンスを満たすために,トラス幅と介電体厚さを自動的に調整し,手動エラーを70%削減します.
3位置付け:信号の劣化を最小限に抑える
バイアスは層をつなぐが,高速信号を損なうインダクタンスと電容性を追加する.
a.盲目/埋葬経路を使用します. 25Gbps以上の信号では,盲目経路を使用してください (外側から内側層に接続します).
経路数制限:各経路は約0.5nHの誘導力を追加する.40Gbpsの信号では,信号損失を避けるために経路を 1 〜 2 に制限する.
c.Ground Vias:高速道路に沿って2mmごとに地面を配置して,横断音を35%減らす"シールド"を作成します.
設計規則と検査
設計規則を無視すると 製造の欠陥や 現場での失敗が起きる
1クリアランスとクレイプ:安全第一
空気隙間 (導体間の空気隙間) と滑走 (隔熱沿いの経路) は,高電圧設計において極めて重要な電波弧を防止する.
| 電圧レベル | フリーランス (mm) | クリープ幅 (mm) | 標準参照 |
|---|---|---|---|
| <50V | 0.1 | 0.15 | IPC-2221 クラス2 |
| 50~250V | 0.2 | 0.3 | IPC-2221 クラス2 |
| 250Vから500V | 0.5 | 0.8 | IPC-2221 クラス3 |
環境調整:湿気や塵が多い環境では,絶縁の破損を防ぐために,スリップを50%増加させる (例えば,50~250Vでは0.45mm).
2製造のための設計 (DFM):生産の頭痛を回避する
DFM は,設計が効率的に作られるようにします.
a.銅間隔: 銅の部分の間隔を≥0.1mm保持し,エッチング中にショート・サーキットを回避する.
b.ドリルサイズ: ツールコストを削減するために標準ドリルサイズ (0.2mm,0.3mm,0.5mm) を使用します. 非標準サイズでは,穴あたり0.10$~0.50$を追加します.
c. 熱救助パッド: 高性能部品 (TO-220など) にスロットパッドを使用し,再流量中に溶接器の関節が裂けることを防止する.
| DFM チェック | 不遵守の影響 | 修正する |
|---|---|---|
| 銅間隔 <0.1mm | 短回路率12%上昇 | 距離を0.1mm+に増やす |
| 非標準的なドリルサイズ | 穴あたり0.50ドル | IPC標準のドリルサイズを使用する |
| 熱補給パッドがない | 溶接器の合結の失敗率が30%高い | 高性能部品のためのスロットパッドを追加 |
3業界標準:世界的な要求を満たす
コンプライアンスにより PCBは安全で信頼性があり 販売可能になります
| スタンダード | 要求事項 | 適用分野 |
|---|---|---|
| IPC-2221 | 設計の一般規則 (空隙,痕跡幅) | すべての多層PCB |
| IPC-A-610 | 視覚検査 (溶接接器,部品) | 消費者/工業用電子機器 |
| IATF 16949 | 自動車専用の品質管理 | 電気自動車,ADAS |
| ISO 13485 | 医療機器の安全性/信頼性 | ペースメーカー,超音波装置 |
| RoHS | 危険物質 (鉛,水銀) を制限する | グローバル電子機器市場 |
高性能 の 設計 に 関する 先進 的 な 技術
25Gbps+または高電力設計では,基本的なルーティングは十分ではありません.
1高速ルーティング: 歪みを最小限に抑える
a.90°の角度を避ける.インピーダンスのピークを減らすために45°の角度または曲線を用いること.90°の角度は10%の信号反射を増加させる.
b.制御された追跡長さ:メモリインターフェース (例えば,DDR5) では,タイミングの偏差を避けるために,追跡長さを ±0.1mm以内に一致させる.
c.シールディング:EMIを遮断するために2つの地面平面間の高速線路 (microstrip) を設置します.これは放射性排出量を40%削減します.
2EMI削減:騒音を抑制する
a.Ground Plane Stitching:EMIを捕らえる"ファラデーケージ"を作成するために,内面の地面平面を10mmごとにバイアスと接続します.
b.フェリートビーズ:高周波騒音 (>100MHz) を遮断するために,騒音のある部品 (例えばマイクロプロセッサ) の電源線にフェリートビーズを追加する.
c.差点ペア扭曲:ケーブル式ルーティングでは差点ペアを1回 (1cmあたり1回) 扭曲します.これはEMIピックアップを25%削減します.
3シミュレーション:プロトタイプ作成前の検証
シミュレーションでは 欠陥を早期に検出し 試作品1回あたり1,000ドル以上節約できます
| シミュレーションタイプ | ツール | チェック する もの |
|---|---|---|
| 信号の整合性 | ハイパーリンクス | 反射,交差音,振動 |
| 熱力 | アンスイスアイスパック | ホットスポット,熱の拡散 |
| EMI | アンシス HFSS | 放射性排出量,FCCの遵守 |
| 電力配給 | カデンスの電圧 嵐 | 電圧低下,電流密度 |
避ける べき 共通 の 間違い
経験豊富な技術者でさえ 費用がかかるような 間違いを犯します
1熱シミュレーションをスキップする
誤り:小部品が過熱しないと仮定する.
b.結果として,フィールド障害の35%は熱に関連している (IPC報告).
c.修正:すべての部品>1Wの熱性能をシミュレートする.
2地面の連続性を無視する
誤り: 適切な接続なしに 飛行機を分割した
b.結果:信号反射が50%増加し,データ損失を引き起こします.
c. 修正: 分裂平面を接続するために地上の経路を使用し,浮遊する地上の島を避ける.
3製造書類の不完全:
a.エラー:ゲルバーファイルのみ送信 (演習ガイドや製造ノートなし)
製造遅延の20%は,文書が欠落していることから生じる (PCBメーカー調査).
c. 修正: 掘削ファイル,製造図とDFMレポートを付与する.
多層PCBレイアウトのためのツールとソフトウェア
適切なツールは設計を簡素化し 誤りも削減します
| ソフトウェア | ユーザー評価 (G2) | 主要 な 特徴 | 最良の為 |
|---|---|---|---|
| アルティウム・デザイナー | 4.5/5 | 阻力計算機,3D可視化 | 専門技術者 高度な複雑さ |
| カデンス・アレグロ | 4.6/5 | 高速ルーティング,EMIシミュレーション | 5G,航空宇宙 |
| キCAD | 4.6/5 | オープンソース コミュニティのサポート | 趣味やスタートアップ |
| メンター エクスペディション | 4.4/5 | 複数のボードのデザイン チームコラボレーション | 企業レベルでのプロジェクト |
| Autodesk EAGLE をインストールする | 4.1/5 | 学習 が 簡単 で 費用 も 少なく | 初心者 シンプルな多層設計 |
LT CIRCUITの多層PCBレイアウトの専門知識
LT CIRCUITは,以下に焦点を当てて,複雑な多層課題を解決することに特化しています.
a. 信号完全性: 40Gbps信号に対して50Ω/100Ωインパデンス ±5%を維持するために独自のルーティングアルゴリズムを使用する.
b.カスタムスタックアップ: 5G用のロジャースRO4350やフレックスアプリケーションのためのポリマイドなどの材料で 4 〜 20 層のボードを設計します.
c.テスト:すべてのボードをTDR,熱画像,飛行探査試験で検証し,適合性を確保します.
ケーススタディ: LT CIRCUITは5Gベースステーション用の8層PCBを設計し,28GHz信号損失は業界平均より1.8dB/インチ30%向上しました.
多層PCBレイアウトに関するFAQ
Q: 5G PCB の最小層数は?
A: 6層 (Signal-Ground-Signal-Power-Ground-Signal) のロジャース RO4350基板により,より少ない層が信号損失を増加させる (>28GHzで2.5dB/インチ).
Q: ブラインドと透孔バイアスをどうやって選べますか?
A: 25Gbps+の信号 (インダクタンス低下) のための盲目経路と電源接続 (5A+) のための透孔経路を使用します.
Q:多層PCBでは DFM はなぜ重要ですか?
A: 多層板は故障点 (ビリアス,ラミネーション) が多い.DFMは欠陥を12%から3%に削減し,再加工コストを削減します.
Q:インピーダンスの制御に役立つツールは?
A:Altiumのインペデンス計算機とCadenceのSiPレイアウトツールは,ターゲットインペデンスを満たすために自動で線幅/電解を調整します.
Q:LTCIRCUITは高速な多層設計をどのようにサポートしていますか?
A: LT CIRCUITは,スタックアップ最適化,信号完整性シミュレーション,およびポスト生産テストを提供し,40Gbps信号が眼図要件を満たすことを保証します.
結論
多層PCBレイアウトをマスターするには 技術知識,実践的戦略,ツール能力の組み合わせが必要です.信頼性業界標準に従い 共通の間違いを避け 先進的なツールを利用することで5GスマートフォンからEVまで 次の世代の電子機器に電力を供給する 多層PCBを設計できます.
複雑なプロジェクトでは LT CIRCUIT のような専門家と提携することで 設計が最も厳格な性能と製造基準に 合致することを保証します多層PCBが競争力になるデザインの課題ではありません
問い合わせを直接私たちに送ってください.
