HDI 多層 PCB の 一般 的 に 使用 さ れる スタックアップ: 設計, 利点, 応用

高密度相互接続（HDI）多層PCBは、5Gスマートフォンから医療用インプラントまで、最先端エレクトロニクスのバックボーンとなり、より多くのコンポーネント、より高速な信号、複雑な機能をより小さなフットプリントに詰め込んでいます。しかし、これらの高度なPCBの成功は、1つの重要な設計決定にかかっています。それは、レイヤースタックアップです。適切に設計されたスタックアップは、信号の完全性、熱管理、製造性を最適化しますが、不適切なスタックアップは、パフォーマンスを低下させ、クロストークを引き起こし、コストのかかる手直しにつながる可能性があります。

このガイドでは、最も一般的に使用されるHDI多層PCBスタックアップを分解し、アプリケーションに適した構成を選択する方法を説明し、落とし穴を回避するための主要な設計原則を概説します。6層スマートフォンのPCBを設計する場合でも、12層5G基地局ボードを設計する場合でも、これらのスタックアップを理解することで、HDIテクノロジーの可能性を最大限に引き出すことができます。

主なポイント
1. HDI多層PCBスタックアップ（4〜12層）は、マイクロビア（50〜150μm）とスタガード/スタックビアを使用して、従来の多層PCBよりも2〜3倍高いコンポーネント密度を実現しています。
2. 最も一般的な構成は、2+2+2（6層）、4+4（8層）、1+N+1（フレキシブルレイヤー数）、3+3+3（9層）であり、それぞれ特定の密度とパフォーマンスのニーズに合わせて調整されています。
3. 適切に設計されたスタックアップは、28GHzで信号損失を40％削減し、クロストークを50％削減し、レイアウトがずさんなレイヤーと比較して熱抵抗を30％低減します。
4. 消費者向け電子機器、電気通信、医療機器などの業界は、スマートフォン用の2+2+2、5G基地局用の4+4、ウェアラブル用の1+N+1など、特殊なスタックアップに依存しています。

HDI多層PCBスタックアップとは？
HDI多層PCBスタックアップとは、PCB内の導電性銅層（信号、電源、グランド）と絶縁性誘電体層（基板、プリプレグ）の配置です。従来の多層PCBとは異なり、スルーホールビアと単純な「信号-グランド-信号」レイアウトに依存していますが、HDIスタックアップは以下を使用します。
  a. マイクロビア：隣接する層を接続する小さな穴（直径50〜150μm）（ブラインドビア：外側→内側; ベリードアビア：内側→内側）。
  b. スタック/スタガードビア：スルーホールなしで非隣接層を接続するために、垂直に積み重ねられた（スタック）またはオフセットされた（スタガード）マイクロビア。
  c. 専用プレーン：ノイズを最小限に抑え、信号の完全性を向上させるための、別々のグランド層と電源層。
HDIスタックアップの目標は、高密度（平方インチあたりのコンポーネント数）を最大化し、高速信号性能（25Gbps以上）と熱効率を維持することです。これは、コンパクトで高出力のデバイスにとって重要です。

HDI多層PCBのスタックアップ設計が重要な理由
設計が不十分なスタックアップは、最も高度なHDI機能でさえ損ないます。その理由を以下に示します。
  1. 信号の完全性：高速信号（28GHz 5G、100Gbpsデータセンターリンク）は、インピーダンスのミスマッチとクロストークに敏感です。適切なスタックアップ（例：グランドプレーンに隣接する信号層）は、制御されたインピーダンス（50Ω/100Ω）を維持し、信号反射を30％削減します。
  2. 熱管理：高密度HDI PCBは熱を発生させます。スタックアップ内の専用銅プレーンは、従来のレイアウトよりも2倍速く熱を拡散し、コンポーネントの温度を25℃下げます。
  3. 製造性：過度に複雑なスタックアップ（例：100μmマイクロビアを備えた12層）は、スクラップ率を15％に増加させます。最適化された設計では、スクラップを<5％に抑えます。
  4. コスト効率：スマートフォンのPCBに8層ではなく6層のスタックアップを選択すると、パフォーマンスを犠牲にすることなく、材料コストを25％削減できます。

最も一般的に使用されるHDI多層PCBスタックアップ
HDIスタックアップは、そのレイヤー数とマイクロビア構成によって分類されます。以下に、最も広く採用されている4つの設計と、使用例、利点、および制限事項を示します。

1. 2+2+2（6層）HDIスタックアップ
2+2+2スタックアップは、消費者向け電子機器の「主力」であり、密度、パフォーマンス、およびコストのバランスを取っています。これは、以下で構成されています。
  a. 上部サブスタック：ブラインドマイクロビアで接続された2層（トップシグナル+インナー1グランド）。
  b. 中間コア：ベリードアビアで接続された2層（インナー2電源+インナー3信号）。
  c. 下部サブスタック：ブラインドマイクロビアで接続された2層（インナー4グランド+ボトムシグナル）。
主な機能：
  a. 外側層と中間層を接続するために、スタックマイクロビア（トップ→インナー1→インナー2）を使用します。
  b. 信号層に隣接する専用グランドプレーンは、クロストークを削減します。
  c. 0.4mmピッチBGAおよび0201パッシブをサポートします。コンパクトなデバイスに最適です。
パフォーマンス指標：
  a. 28GHzでの信号損失：1.8dB/インチ（従来の6層PCBの場合は2.5dB/インチ）。
  b. コンポーネント密度：800コンポーネント/平方インチ（従来の6層の2倍）。
最適：
  a. スマートフォン（例：iPhone 15メインPCB）、タブレット、ウェアラブル（スマートウォッチ）、およびIoTセンサー。
長所と短所：

2. 4+4（8層）HDIスタックアップ
4+4スタックアップは、中程度の高性能デバイスに最適なものであり、2+2+2設計にさらに2層を追加して、追加の信号パスと電源パスを実現します。これは、以下を特徴としています。
  a. 上部サブスタック：スタックマイクロビアで接続された4層（トップシグナル1、インナー1グランド、インナー2電源、インナー3シグナル2）。
  b. 下部サブスタック：スタックマイクロビアで接続された4層（インナー4シグナル3、インナー5グランド、インナー6電源、ボトムシグナル4）。
  c. ベリードアビア：インナー3（上部サブスタック）をインナー4（下部サブスタック）に接続して、スタック間の信号ルーティングを行います。
主な機能：
  a. 4つの専用信号層（4x 25Gbpsパスをサポート）。
  b. デュアル電源プレーン（例：3.3Vおよび5V）は、マルチ電圧システム用です。
  c. 高精度を実現するために、レーザーで穴あけされたマイクロビア（直径75μm）を使用します。
パフォーマンス指標：
  a. インピーダンス制御：±5％（5G mmWaveに不可欠）。
  b. 熱抵抗：0.8℃/W（6層スタックアップの場合は1.2℃/W）。
最適：
  a. 5Gスモールセル、中程度のスマートフォン（例：Samsung Galaxy Aシリーズ）、産業用IoTゲートウェイ、および自動車ADASセンサー。
長所と短所：

3. 1+N+1（フレキシブルレイヤー数）HDIスタックアップ
1+N+1スタックアップはモジュール設計であり、「N」は内層の数（2〜8）であり、カスタムニーズに対応できます。これは、次のように構成されています。
  a. トップ層：1つの信号層（インナー1へのブラインドマイクロビア）。
  b. 内層：N層（信号、グランド、電源の混合。例：N=4の場合、2つのグランド、2つの電源）。
  c. ボトム層：1つの信号層（インナーNへのブラインドマイクロビア）。
主な機能：
  a. カスタマイズ可能な内層数（例：1+2+1=4層、1+6+1=8層）。
  b. 低ボリューム実行での製造を簡素化するために、スタガードマイクロビア（スタックではなく）。
  c. プロトタイピングまたは独自の電源/信号ニーズを持つ設計に最適です。
パフォーマンス指標：
  a. 信号損失：1.5〜2.2dB/インチ（Nによって異なります。グランドプレーンが多いほど低くなります）。
  b. コンポーネント密度：600〜900コンポーネント/平方インチ（Nとともに増加）。
最適：
  a. プロトタイプ（例：スタートアップIoTデバイス）、医療用ウェアラブル（例：グルコースモニター）、および少量生産の産業用センサー。
長所と短所：

4. 3+3+3（9層）HDIスタックアップ
3+3+3スタックアップは、複雑なシステム向けの高性能設計であり、3つの等しいサブスタックを備えています。
  a. 上部サブスタック：3層（トップシグナル1、インナー1グランド、インナー2電源）→ブラインドマイクロビア。
  b. 中間サブスタック：3層（インナー3シグナル2、インナー4グランド、インナー5シグナル3）→ベリードアビア。
  c. 下部サブスタック：3層（インナー6電源、インナー7グランド、ボトムシグナル4）→ブラインドマイクロビア。
主な機能：
  a. トリプルグランドプレーン（ノイズリダクションを最大化）。
  b. 4+の高速差動ペア（100Gbps以上）をサポート。
  c. 電源パスに銅充填マイクロビアを使用（ビアあたり5〜10Aを伝送）。
パフォーマンス指標：
  a. 40GHzでの信号損失：2.0dB/インチ（HDIでクラス最高）。
  b. クロストーク：<-40dB（8層スタックアップの場合は<-30dB）。
最適：
  a. 5Gマクロ基地局、データセンタートランシーバー（100Gbps以上）、航空宇宙アビオニクス、およびハイエンド医療用イメージングデバイス。
長所と短所：

一般的なHDIスタックアップの比較
この表を使用して、プロジェクトのニーズに合ったスタックアップをすばやく評価してください。

HDI多層PCBスタックアップの主要な設計原則
適切な設計がなければ、最高のスタックアップ構成でさえ失敗します。パフォーマンスを最適化するには、これらの原則に従ってください。
1. 信号層とグランドプレーンをペアにする
すべての高速信号層（1Gbps以上）は、固体グランドプレーンに隣接している必要があります。これにより、次のようになります。
  a. ループ領域（EMIの主な原因）を50％削減します。
  b. 信号トレースとグランド間の誘電体厚さを一定にすることで、制御されたインピーダンス（例：シングルエンド信号の場合は50Ω）を維持します。
例：2+2+2スタックアップでは、トップシグナル（28GHz）をインナー1グランドの真上に配置すると、隣接するグランドがない信号層と比較して、信号反射を30％削減します。

2. 電源層と信号層を分離する
電源プレーンは、高速信号を妨害するノイズ（電圧リップル、スイッチング過渡現象）を生成します。これを軽減するには、次のことを行います。
  a. 電源プレーンを、信号層からグランドプレーンの反対側に配置します（例：信号→グランド→電源）。
  b. さまざまな電圧レベルに別々の電源プレーンを使用します（例：3.3Vと5V）これにより、電源ドメイン間のクロストークを回避できます。
  c. ノイズを抑制するために、電源プレーンと信号層の間にデカップリングコンデンサ（01005サイズ）を追加します。
データ：グランドプレーンで電源層と信号層を分離すると、10Gbps設計で電源関連のノイズが45％削減されます。

3. マイクロビアの配置を最適化する
マイクロビアはHDI密度に不可欠ですが、配置を誤ると信号の問題が発生する可能性があります。
  a. スタックビア：高密度設計（例：スマートフォン）に使用しますが、2〜3層に制限します（4層以上のスタックはボイドのリスクを増加させます）。
  b. スタガードビア：少量または高信頼性設計（例：医療機器）に使用します。製造が容易で、ボイドが少なくなります。
  c. ビアをトレースコーナーから離す：マイクロビアをトレースベンドから0.5mm以上離して配置し、インピーダンススパイクを回避します。

4. 熱的および電気的ニーズのバランスを取る
高密度HDI PCBは熱を閉じ込めます。スタックアップを設計して、それを放散します。
  a. 電源プレーンに2oz銅（1ozと比較）を使用して、熱伝導率を向上させます。
  b. ホットコンポーネント（例：5G PAモジュール）と内側のグランドプレーンの間に、サーマルビア（銅充填、直径0.3mm）を追加します。
  c. 10W以上のデバイスの場合は、スタックアップに金属コア層（アルミニウムまたは銅）を含めます（例：2+1+2+1+2=8層、金属コア1つ）。
ケーススタディ：2oz電源プレーンと12個のサーマルビアを備えた4+4スタックアップは、5G PAモジュールの温度を1oz設計と比較して20℃下げました。

5. IPC-2226規格に従う
IPC-2226（HDI PCBのグローバルスタンダード）は、スタックアップに関する重要なガイドラインを提供します。
  a. マイクロビアの最小直径：50μm（レーザー穴あけ）。
  b. マイクロビア間の最小距離：100μm。
  c. 層間の誘電体厚さ：50〜100μm（制御されたインピーダンスの場合）。
IPC-2226に準拠することで、スタックアップが製造可能であり、業界の信頼性基準を満たしていることを確認できます

HDIスタックアップの材料選択

適切な材料はスタックアップのパフォーマンスを向上させます。信号速度と環境に基づいて選択してください。

一般的なスタックアップの課題と解決策
注意深い設計を行っても、HDIスタックアップは独自の課題に直面します。それらを克服する方法を以下に示します。

HDIスタックアップの実際のアプリケーション
1. 消費者向け電子機器：スマートフォン
  a. デバイス：iPhone 15 ProメインPCB
  b. スタックアップ：2+2+2（6層）
  c. 理由：密度（1,200コンポーネント/平方インチ）とコストのバランスを取ります。スタックマイクロビアにより、A17 Proチップに0.35mmピッチBGAを使用できます。
  d. 結果：iPhone 13よりも30％小さいPCBで、5G速度が2倍速くなりました（4.5Gbpsダウンロード）。

2. 電気通信：5Gスモールセル
  a. デバイス：Ericsson 5G無線ユニット
  b. スタックアップ：4+4（8層）
  c. 理由：4つの信号層は28GHz mmWaveおよび4G LTE信号を処理します。デュアル電源プレーンは20Wアンプをサポートします。
  d. 結果：従来の8層PCBよりも信号損失が40％少なく、スモールセルの範囲が25％拡大しました。

3. 医療：ポータブル超音波
  a. デバイス：GEヘルスケアLogiq E超音波プローブ
  b. スタックアップ：1+4+1（6層）
  c. 理由：モジュール設計はカスタムセンサーのニーズに適合します。ポリイミド基板は滅菌（134℃）に耐えます。
  d. 結果：以前のモデルよりも50％軽いプローブで、より鮮明な画像が得られます（クロストークが少ないため）。

4. 自動車：ADASレーダー
  a. デバイス：Tesla Autopilotレーダーモジュール
  b. スタックアップ：3+3+3（9層）
  c. 理由：トリプルグランドプレーンは、車の電子機器からのEMIを削減します。銅充填ビアは、レーダー送信機に15Aの電力を供給します。
  d. 結果：雨/霧の中で99.9％の検出精度を実現し、ISO 26262安全基準を満たしています。

HDI多層PCBスタックアップに関するFAQ
Q：2+2+2と4+4のスタックアップのどちらを選択すればよいですか？
A：設計に2つの高速パス以下（例：5G + Wi-Fi 6Eを備えたスマートフォン）が必要で、コストを優先する場合は2+2+2を使用します。3つ以上の高速パス（例：28GHz + 39GHzを備えた5Gスモールセル）または10W以上の電力消費の場合は4+4を選択します。

Q：HDIスタックアップはフレキシブルPCBをサポートできますか？
A：はい。ポリイミド基板を備えた1+N+1スタックアップを使用します（例：1+2+1=4層フレキシブルHDI）。これは、折りたたみ式携帯電話（ヒンジ領域）やウェアラブルで一般的です。

Q：5G mmWave PCBの最小レイヤー数は？
A：Rogers RO4350基板を備えた6層（2+2+2）。レイヤー数が少ない（4層）と、信号損失が過大になります（28GHzで2.5dB/インチを超える）。

Q：HDIスタックアップはPCBのコストにどの程度追加されますか？
A：2+2+2スタックアップは、従来の6層PCBよりも30％高価です。3+3+3スタックアップは2倍高価です。このプレミアムは、デバイスサイズの縮小とパフォーマンスの向上によって相殺されます。

Q：HDIスタックアップを設計するには、特別なソフトウェアが必要ですか？
A：はい。Altium Designer、Cadence Allegro、Mentor Xpeditionなどのツールには、HDI固有の機能があります。マイクロビア設計ルール、インピーダンス計算機、スタックアップシミュレーターなどです。

結論
HDI多層PCBスタックアップは、私たちが毎日頼っているコンパクトで高性能なデバイスを可能にする、現代のエレクトロニクスの縁の下の力持ちです。2+2+2、4+4、1+N+1、および3+3+3の構成はそれぞれ、予算に優しいスマートフォンからミッションクリティカルな5G基地局まで、独自のニーズに対応します。
成功の鍵は、スタックアップをアプリケーションに合わせることです。2+2+2でコストを優先し、3+3+3でパフォーマンスを優先し、1+N+1で柔軟性を優先します。これに、スマート設計原則（信号-グランドペアリング、マイクロビアの最適化）と高品質の材料を組み合わせると、密度、速度、信頼性に優れたHDI PCBを作成できます。

エレクトロニクスが縮小を続け、速度が60GHz以上（6G）に上昇するにつれて、HDIスタックアップ設計の重要性は増すばかりです。これらの構成とベストプラクティスを習得することで、次世代の最先端デバイスを構築する準備が整います。それらは、これまで以上に小型、高速、かつ効率的です。